如图所示所示，集成运放和模拟乘法器均为理想元件，模拟乘法器的乘积系数K>0。u0应为（）。

相关标签：乘法器

提示：未搜索到的试题可在搜索页快速提交，您可在会员中心"提交的题"快速查看答案。

答案

查看答案

搜题

相关试题

乘法器的硬件结构通常采用以下哪种操作方式来实现？

A.加法与右移

B.加法与左移

C.乘法与右移

D.乘法与左移

查看答案解析

从机器（汇编）语言程序员看，以下哪些是透明的？指令地址寄存器；指令缓冲器；时标发生器；条件寄存器；乘法器；主存地址寄存器；磁盘外设；先行进位链；移位器；通用寄存器；中断字寄存器。

查看答案解析

如图2-3-12所示，集成运放和模拟乘法器均为理想元件，模拟乘法器的乘积系数>0，应为（　　）。[2010年真题]图2-3-12

A、

B、

C、

D、

查看答案解析

在下列不同类型的处理机上做向量运算：D=（A+B）*C，向量长度均为8，每个周期的时间为10ns。分别计算所需的最短时间，写出简要计算过程。 1）.SISD单处理机，有一个通用运算部件，每3个周期做完一次加法，或每4个周期做完一次乘法。 2）.流水线处理机，有一条两功能静态流水线，加法经过其中的3段，乘法经过其中的4段，每段的延迟时间均为一个周期。 3）.向量处理机，有独立的加法器和乘法器，加法器采用3段流水线，乘法器采用4段流水线，每段的延迟时间均为一个周期，采用向量链接方式工作。

查看答案解析

按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是()。
A.全串行运算的乘法器
B.全并行运算的乘法器
C.串一并行运算的乘法器
D.并一串型运算的乘法器

查看答案解析